半導体チップの実装基板及びそれを有する半導体パッケージ

Mounting substrate for semiconductor chip, and semiconductor package having the mounting substrate

Abstract

【課題】改善された信号伝送特性を有する半導体チップの実装基板及びそれを有する半導体パッケージを提供する。 【解決手段】実装基板は、実装される半導体チップのチップパッド210を露出させるように一方向に延長するスロット110が形成され、スロット110によって区分された第1及び第2領域を有する。ボンディングパッド120はスロット110の両側部に沿って配置され、チップパッド210からスロット110を通じて引き出される接続配線に接続される。第1及び第2導電パターン140a,140bは基板の第1及び第2領域にそれぞれ形成され少なくとも1つのボンディングパッド120と電気的に接続される。併合パターン160は第1領域から第2領域で延長形成され第1導電パターン140aと第2導電パターン140bを電気的に接続させる。併合配線170は併合パターン160と少なくとも1つのチップパッド210を電気的に接続させる。 【選択図】図2
<P>PROBLEM TO BE SOLVED: To provide a mounting substrate for a semiconductor chip having improved signal transmission properties, and to provide a semiconductor package having the mounting substrate. <P>SOLUTION: The mounting substrate has a slot 110 extended in one direction so as to expose chip pads 210 of a semiconductor chip to be mounted and has first and second regions divided by the slot 110. Bonding pads 120 are arranged along both side portions of the slot 110 and are connected to bonding wires that are drawn from the chip pads 210 through the slot 110. First and second conductive patterns 140a and 140b are respectively formed in the first and second regions of the substrates and are electrically connected to at least one bonding pad 120. A merging pattern 160 extends from the first region to the second region to electrically connect the first conductive pattern 140a and the second conductive pattern 140b. A merging wiring 170 electrically connects the merging pattern 160 and at least one chip pad 210. <P>COPYRIGHT: (C)2011,JPO&INPIT

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    JP-2011155203-AAugust 11, 2011Elpida Memory Inc, エルピーダメモリ株式会社半導体装置